盡管大流行和貿易戰緊張，DRAM 市場在 2020 年（收入增長 7%）和 2021 年（收入增長 41%）全年都在增長。大多數細分市場的生產受限和需求強勁增長是 DRAM 業務繁榮的關鍵因素。按收入計算，DRAM 仍然是最大的內存細分市場：2021 年，它達到了 940億美元，占整個獨立內存市場的 56% 以上。

在半導體短缺和各種全球挑戰下，DRAM 預計將在 2022 年繼續增長，年增長率約為 25%。這還不是全部，因為 DRAM 將在長期內繼續擴張，并有望在 2027 年增長到超過1500億美元，2021-2027 年的復合年增長率為 9%。但是，周期性仍將存在。

DRAM 是一個高度集中的市場，三星（韓國）、SK 海力士（韓國）和美光（美國）這三個主要參與者共同占據了整個市場的 93% 以上。中國臺灣公司（南亞、華邦、力晶）合計占據近 5% 的市場份額。來自中國大陸的新興 DRAM 廠商CXMT也一直在年銷售 DRAM 產品，他們的目標是針對客戶端 PC 和消費應用的中國國內市場。

Yole SystemPlus 最近通過對尖端 LPDDR5 內存的廣泛分析揭示了競爭技術的格局。他們指出，伴隨著改進的電源管理以及小型晶體管工藝技術而提高的性能和效率，可以減少智能手機的電池消耗。報道指出，LPDDR5 器件的速度達到 6,400Mbps，幾乎是上一代低功耗 DRAM 存儲器的 1.5 倍。LPDDR5 封裝通常與片上系統處理器配對，安裝在片上系統 (SoC) 封裝上，以與智能手機處理器建立直接和快速的通信。SK hynix 的 LPDDR5 8Gb 裸片是使用 1y 技術節點生產的，美光的 12Gb 裸片也是如此，而美光的 16Gb 裸片是使用 1Dz 技術節點制造的。

三星使用 1Dz 技術節點制造其 16Gb 裸片，與競爭對手相比，裸片密度有所提高。隨著每個節點的進步，DRAM 單元尺寸的縮放變得越來越復雜；因此，三星通過采用 EUV 光刻技術來縮小 DRAM 單元，同時減少圖案化步驟，從而使其制造工藝與眾不同。

與美光和 SK hynix 的 LPDDR5 內存相比，三星使用的 LPDDR5 1Dz 單元設計具有很強的競爭力，因為三星生產的內存單元比其競爭對手相對更小。較小的 DRAM 單元會產生更密集的內存裸片，這可能會導致內存裸片尺寸減小，而不會影響裸片容量。芯片微縮對于提高生產力很重要，并且是大批量制造所必需的，以滿足對低功耗 DRAM 內存的需求，同時減少智能手機板上的內存封裝占用空間。

據估計，三星每 300 毫米晶圓生產超過 2,000GB 的 1Dz LPDDR5。三星尖端的 LPDDR5 工藝結合了單元微縮和 EUV 光刻工藝，從而實現了更密集的內存和更少的制造步驟，從而保持了成本競爭力。

DRAM 可擴展性預計將在幾年前結束，但新的技術解決方案已實現第三代 10nm 級 (1z) 的開發，甚至可能更遠。總體而言，DRAM 擴展非常具有挑戰性，并且與過去相比正在放緩——無論是在位密度 (Gb/mm 2 ) 還是每比特成本 ($/Gb) 方面——但它一直在向前發展！盡管技術挑戰不斷增加，但 DRAM 將繼續成為主力內存技術，因為新的技術解決方案（例如 EUV 光刻、混合鍵合和 3D DRAM）將實現持續的密度擴展和性能增長。

如今，人們一致認為平面縮放——即使是通過光刻 EUV 工藝——也不足以為整個未來十年提供所需的位密度改進。該行業迫切需要材料和架構的突破，以實現 DRAM 的進一步擴展，以降低成本、最小化功耗并提高速度。因此，單片 3D DRAM（相當于 3D NAND 的 DRAM）已經被主要設備供應商和領先的 DRAM 制造商考慮作為長期擴展的潛在解決方案。Yole 的分析師認為，這種新穎的 3D 技術可能會在 2029-2030 年期間進入市場。

處理器-內存接口也在迅速發展，以滿足新興數據密集型應用的需求：內存大小必須增加，內存和 CPU 之間的帶寬也必須增加。各種接口和協議正在開發中，其中包括最近由 JEDEC（2022 年 1 月）發布的 HBM3 和作為“遠存儲器”互連而獲得采用的 CXL。主要廠商（例如三星-賽靈思、SK 海力士）最近將新型內存處理技術引入市場，以克服所謂的“內存墻”。

總體而言，DRAM 內存生態系統中的主要公司正在探索各種不同的解決方案，我們相信技術挑戰不會阻止 DRAM 的進步，盡管由于需要進一步的創新和投資而存在放緩的風險。

當前在存儲器市場，能和DRAM“分庭抗禮”的NAND Flash早在2015年就已步入3D堆疊，并開始朝著100+層堆疊過渡，然而DRAM市場卻仍處于探索階段，為了使3D DRAM能夠早日普及并量產，各大廠商和研究院所也在努力尋找突破技術。

HBM（High Bandwidth Memory，高帶寬存儲器）技術可以說是DRAM從傳統2D向立體3D發展的主要代表產品，開啟了DRAM 3D化道路。它主要是通過硅通孔（Through Silicon Via, 簡稱“TSV”）技術進行芯片堆疊，以增加吞吐量并克服單一封裝內帶寬的限制，將數個DRAM裸片垂直堆疊，裸片之間用TVS技術連接。從技術角度看，HBM充分利用空間、縮小面積，正契合半導體行業小型化、集成化的發展趨勢，并且突破了內存容量與帶寬瓶頸，被視為新一代DRAM解決方案。

除了HBM外，研究者們也開始在無電容技術方面下功夫，試圖借此解決目前的難題。其實關于無電容，早有Dynamic Flash Memory、VLT技術、Z-RAM等技術出現，但日前，美國和比利時的獨立研究小組IMEC在2021 IEDM 上展示了一款全新的無電容器 DRAM，這種新型的DRAM基于 IGZO（indium-gallium-zinc-oxide）可以完全兼容 300mm BEOL （back-end-of-line），并具有>103s保留和無限 (>1011) 耐久性。

據介紹，這些結果是研究人員在為單個 IGZO 晶體管選擇最佳集成方案后獲得的，而這個最佳集成方案就是具有掩埋氧隧道和自對準接觸的后柵極集成方案。使用這種架構后，IGZO TFT（thin-film transistors）的柵極長度可以縮小到前所未有的 14nm，同時仍然保持大于100s的保留。通過EOT（equivalent oxide thickness）縮放控制閾值電壓 (Vt )、改善接觸電阻和減小IGZO層厚度，可以進一步優化小柵極長度下的保持率。當后者的厚度減小到 5nm 時，甚至可以省略O2 中的氧隧道和退火步驟，從而大大簡化了集成方法。

(a) 示意圖和 (B) 具有氧隧道和 14nm 柵極長度的后柵極架構中單個 IGZO 晶體管的 TEM 圖像

其實，在2020 IEDM上，imec就首次展示過這種無電容DRAM，并在當時掀起了一陣熱議。2020年消息顯示，當時這款DRAM包括兩個IGZO-TFTs并且沒有存儲電容，而這種2T0C(2晶體管0電容)DRAM架構還有望克服經典1T1C)（1晶體管1電容）DRAM 密度縮放的關鍵障礙，即小單元中 Si 晶體管的大截止電流尺寸，以及存儲電容器消耗的大面積。但在去年的“概念性”演示中，IGZO TFT 并未針對最大保留率進行優化，并且缺少對耐久性（即故障前的讀/寫循環次數）的評估。而今年這款無電容DRAM顯然在去年的基礎上進行了改進，保留率和耐久性都有了提高。

總的來說，今年新推出的新型DRAM 通過對基于 IGZO 的 DRAM架構和集成的改進，使2T0C DRAM 存儲器具有>10 3保留、無限耐久性和柵極長度縮小至 14nm。更重要的是，這些突破性的成果都使得無電容IGZO-DRAM 成為實現高密度 3D DRAM 存儲器的合適候選者。