英特爾談晶圓代工，Chiplet和3D封裝

在本周舉辦的Hot Chips 大會上，英特爾CEO Pat Gelsinger自 2012 年以來首次在該定會上發表講話。過去多年里，Gelsinger 長期擔任英特爾首席技術官和其數據中心集團的前任總經理，他從英特爾的創始人那里學到了這一點，并在最近幾年重新擔任其首席執行官，以扭轉這家芯片制造商的局面。

十年前，在英特爾任職30 年的Gelsinger 離開了，然后擔任 VMware 首席執行官，但他卻繼續鼓吹， X86 芯片統治數據中心。然而，他也認識到 IT 環境正在迅速變化，云和移動是行動的方向，大數據正在影響硬件設計，硬件和軟件的協同設計變得越來越重要。

Gelsinger在Hot Chips的第二天回到了虛擬舞臺，很多事情都與十年前的預期不同。英特爾仍然在數據中心和個人電腦市場占據主導地位——盡管不如前幾年——但它已經出售了很多軟件和內存業務，盡管它已經涉足 FPGA 和 GPU 等加速器，并正在深入推進云，到邊緣。

英特爾還參與了競爭更加激烈的半導體市場，AMD和Arm 不斷壯大，英偉達將自己確立為越來越重要的數據中心玩家，以及像數據處理單元 (DPU) 這樣的專用芯片環境。包括英特爾在內的 IT 供應商也正遭受由流行病引發的供應鏈問題和不確定的全球經濟。

最重要的是，英特爾一直在努力遵守其 CPU 路線圖，并目睹競爭對手在 7 納米和 5 納米工藝制造等領域超越它。

Gelsinger 沒有放棄制造，而是全力以赴，當中包括投資 200 億美元新建晶圓廠，并將其代工業務擴展到一個名為英特爾代工服務（ntel Foundry Services ）的新業務部門，該部門與公司的其他部門相同，并附有自己的損益表。

Gelsinger 在他的 Hot Chips 主題演講中關注的正是這項新的代工服務業務，他將其視為 IT 領域持續發展的關鍵參與者，其中軟件是核心，硬件是確保性能和功能的關鍵。應用程序。他說，四大技術核心是計算、連接、基礎設施和人工智能，所有這些都相互促進。

“我擁有的計算能力越多，我能做的事情就越多，”Gelsinger 說。“我擁有的基礎設施越多，我可以存儲的數據就越多，我擁有的數據越多，我可以進行的學習和訓練就越多。互相加強對方。那就是加快步伐。我們看到我們所擁有的的核心技術越來越多地讓我們在我們所做工作的各個方面從物理世界連接到數字世界。在技術驅動的所有數字化事物之下，依靠的是半導體。我們所處的時代，越來越多的半導體被代工商業模式所支持。”

然而，晶圓代工的想法正在讓位于系統代工，機架成為系統，系統成為多個裸片和小芯片的封裝。2.5 和 3D 小芯片封裝需要更多類型的技術，小芯片和其他 IP 在封裝上結合在一起，以幫助在系統代工廠中創建下一代設計，這就是 Gelsinger 所說的英特爾的目標——圍繞這些技術推動生態系統新技術使設計師能夠進行大規模創新。

毫不奇怪，英特爾的 CEO 認為摩爾定律（許多行業觀察家認為該定律正在放緩）是這一切的基礎。Gelsinger 表示，目前芯片封裝上有 1000 億個晶體管，到本世紀末將增長到 1 萬億個。他指出，英特爾去年推出的RibbonFET 晶體管結構和 Power VIA電源傳輸系統等技術，以及使用High NA EUV 光刻和 2.5 和 3D 封裝等技術為實現 1 萬億晶體管開辟了道路。

其他封裝技術，如嵌入式多芯片互連橋 (EBIM) 有助于將更多組件連接在一起，以及用于邏輯堆疊的 Foveros 將使英特爾能夠將更多功能帶入設計密集的封裝中。像“Meteor Lake”這樣的新芯片——將于明年推出——之后“Arrow Lake”將利用這些芯技術。即將推出的“Ponte Vecchio”GPU也有 47 個有源硅片和單個封裝中的超過 1000 億個晶體管。

未來重要的是在行業中標準化這些不同部分的組合方式，不僅在英特爾內部，而且在其他行業參與者之間。關鍵的第一步是今年早些時候創建了通用 Chiplet Interconnect Express 聯盟，為小芯片做 PCI-Express 互連標準將外圍設備連接到計算系統中所做的工作。芯片制造商正在創造可以將不同部分組合在一起的處理器，以降低制造成本，更適應軟件需求，并能夠滿足計算和網絡系統不斷增長的性能和吞吐量需求。

在 UCI-Express 小組中加入英特爾的有 AMD、Arm、高通、微軟、Meta 和三星，以及臺積電和最近的 Marvell。

“現在我們正在芯片級做 [使用 PCI-Express 所做的事情]，并采用芯片上的單片系統，該系統可能在芯片尺寸、成本和功率方面受到限制，并且能夠將其分解為一個解決方案，該解決方案需要不僅可以利用先進的封裝，還可以利用 UCIe 將實現的標準混搭功能，”Gelsinger 說。“不同的工藝技術將針對不同的功能進行優化——功率、射頻、模擬、高級邏輯、內存。但我們還需要以一種非常易于使用的可組合方式將它們聯系在一起，為設計人員提供抽象概念，使他們能夠做更復雜的事情，而無需在最低芯片級別了解每個執行和硬化 IP 的細節。”

實現這一切的是能夠將不同代工廠中的不同技術整合在一起。Gelsinger 將Intel Foundry Services 視為一家開放的代工廠，并表示英特爾可以提供其代工產品來幫助推動行業中小芯片的發展，他稱之為英特爾 Chiplet Studio 技術套件，不僅可以支持 x86，還可以支持其他架構，例如 Arm 和RISC-V。

他設想芯片公司利用來自不同代工廠的技術來構建處理器以滿足他們的特定需求。與 PCI-Express 一樣，UCI-Express 將提供類似級別的技術交換。

“有了這個，你可能會說， 我從英特爾獲得了兩個小芯片，我從臺積電工廠獲得了一個小芯片，”Gelsinger 說。“也許電源組件來自 TI，也許 I/O 組件來自 GlobalFoundries。” 而且，當然，英特爾擁有最好的封裝技術，因此他們會將所有這些小芯片組裝到市場上，但也許它也是另一家供應商。我們確實看到了混搭。當我說機架正在成為一個系統時，該系統正在成為一個基于封裝的高級小芯片，這正是我們的意思，我們如何看待它的發展。”

這并不容易。英特爾必須在其產品業務（也將利用代工服務中提供的先進封裝技術）與使用英特爾代工的外部公司之間建立清晰的分離。此外，該聯盟還包括競爭對手，因此這與其他行業集團一樣 。

同時，英特爾也有自己的挑戰。它計劃在俄亥俄州建立新的晶圓廠，而 Gelsinger 是拜登總統今年早些時候簽署的 530 億美元芯片法案背后的關鍵行業推動者，該法案旨在幫助資助美國更多的芯片制造。但正如我們上個月解釋的那樣，英特爾存在一些運營和財務問題，雖然并非不可能解決，但它們的成本很高。再說一次，像 AMD 和 Arm 這樣多年來一直為英特爾掏腰包的公司終于開始吸引頂級公共云提供商（芯片和系統制造商的主要客戶）愿意按照自己的方式設計自己的處理器。

上述相冊中的第一張圖片是英特爾分享的 Meteor Lake 處理器的新圖表。我們還添加了來自Intel 4 制程節點覆蓋范圍的以下幻燈片。新圖像有一些新的細節——英特爾表示，該圖是一款移動處理器，將投放市場，具有六個性能核心和兩個效率核心集群。英特爾尚未證實，但這些被認為分別具有 Redwood Cove 和 Crestmont 架構。Meteor Lake 和 Arrow Lake 芯片將擴展以滿足移動和臺式 PC 市場的需求，而 Lunar Lake 將服務于移動 15W 及以下市場。

英特爾今天的許多披露都集中在其 3D Foveros 封裝技術上，它將用作面向消費市場的 Meteor Lake、Arrow Lake 和 Lunar Lake 處理器的基石。這項技術允許英特爾將小芯片垂直堆疊在一個具有 Foveros 互連的統一基礎芯片上。英特爾還將 Foveros 用于其Ponte Vecchio和Rialto Bridge GPU 以及 Agilex FPGA，因此這是該公司下一代產品的基礎技術。

英特爾首次在其小批量Lakefield 處理器中將3D Foveros推向市場，但四tile Meteor Lake 和近 50 瓦 Ponte Vecchio 是該公司首個采用該技術大量生產的芯片。在 Arrow Lake 之后，英特爾將過渡到新的UCIe 互連，從而利用正在形成的使用標準化接口的小芯片生態系統。

英特爾透露，它將把四個 Meteor Lake 小芯片（英特爾用語稱為“tile”）放置在無源 Foveros 中介層/基礎瓦片的頂部。小芯片和中介層通過 TSV 連接連在一起，中介層沒有任何邏輯。Meteor Lake 基礎圖塊不同于 Lakefield 中的基礎圖塊，后者用作某種 SoC。3D Foveros 封裝技術還支持有源中介層。英特爾表示，它使用低成本和低功耗優化的 22FFL 工藝（與 Lakefield 相同）制造 Foveros 中介層。英特爾還為其代工服務提供了此節點的更新的“intel 16”變體，但尚不清楚英特爾將使用哪個版本的 Meteor Lake 基礎tile。

英特爾將安裝使用Intel 4 進程的計算塊、I/O 塊、SoC 塊和圖形塊 ( tGPU ) 到此中介層之上。所有這些單元都是英特爾設計并采用英特爾架構，但外部代工廠臺積電將制造 I/O、SoC 和 GPU 塊。這意味著英特爾將只生產 CPU 和 Foveros 模塊。

業內人士告訴我們，I/O die 和 SoC 是在 TSMC N6 上制造的，而 tGPU 則使用 TSMC N5。（值得注意的是，英特爾將 I/O tile 稱為“I/O 擴展器”，因此稱為 IOE。）

Foveros 使用 36 微米的凸塊間距（互連密度的關鍵測量值），這是對 Lakefield 使用的 55 微米凸塊間距的改進。Foveros 路線圖包括具有未來設計的 25 和 18 微米間距。英特爾表示，在未來，理論上它甚至可以使用混合鍵合互連 (HBI) 來達到 1 微米的凸塊間距。

成本一直是異構 3D 封裝最重要的問題之一，而 Foveros 將是英特爾憑借其領先的封裝技術首次涉足大批量生產。然而，英特爾表示，采用 3D Foveros 封裝生產的芯片與標準單片（單芯片）芯片設計相比具有極強的價格競爭力——在某些情況下甚至可能更便宜。

英特爾將 Foveros 芯片設計為盡可能低的成本，并且仍能實現公司的電氣和性能目標——它是 Meteor Lake 封裝中最便宜的芯片。英特爾尚未共享 Foveros 互連/基礎tile的速度和饋送，但表示這些接口可以在無源配置中以“multiple GHz”運行（該聲明還暗示英特爾已經在開發中的interposer的有源版本） . 因此，Foveros 不會產生任何需要設計折衷的帶寬或延遲限制。英特爾還希望該設計在性能和成本方面都能很好地擴展，這意味著它可以為其他細分市場提供價值優化設計或以性能為導向的變體。

當我們看他們更大的遠景時，我們會看到真正的節省。由于良率問題，隨著行業向更小的節點發展，尤其是單片設計，每個晶體管的前沿節點成本正呈指數級增長。此外，為較小的節點設計新的 IP 塊（如 I/O 接口）并不能為投資帶來太多回報。因此，在“足夠好”的傳統節點上重新使用非關鍵切片/小芯片可以節省時間、成本和開發資源，更不用說簡化測試過程了。

對于單片芯片，英特爾必須連續測試不同的芯片元素，例如內存或 PCIe 接口，這可能是一個耗時的過程。相比之下，英特爾可以同時測試小芯片以節省時間。Foveros 在為特定 TDP 范圍設計芯片方面也具有優勢，因為可以根據設計需要定制不同的小芯片。

如果您認為這些觀點中的大多數聽起來很熟悉，那么您是對的——這些都是推動 AMD 在 2017 年走上小芯片之路的相同因素。AMD 并不是第一個使用基于小芯片的設計的公司，但它是第一個使用這種設計理念設計現代量產芯片的公司，因此英特爾在這項技術上有點晚了。然而，英特爾最初涉足 3D 封裝技術遠比 AMD 的基于有機中介層的設計復雜得多，后者既有優點也有缺點。證據將出現在最終的芯片中，英特爾表示該芯片有望在 2023 年推出。Arrow Lake和Lunar Lake將在 2024 年跟進。

聲明：本文版權歸原作者所有，轉發僅為更大范圍傳播，若有異議請聯系我們修改或刪除：zhangkai@cgbtek.com